Circuito biestaveis pratica, Notas de estudo de Eletromecânica

Baixe Circuito biestaveis pratica e outras Notas de estudo em PDF para Eletromecânica, somente na Docsity!

Eletrônica - REE III Circuitos lógicos digitais - Ensaios

Circuitos biestáveis

lógicos

Circuitos biestáveis lógicos

© SENAI-SP, 2004

Trabalho editorado pela Gerência de Educação da Diretoria Técnica do SENAI-SP, a partir dos conteúdos extraídos da apostila Circuitos lógicos digitais - Ensaios, Capítulo X, Circuitos biestáveis lógicos. São Paulo, 1991 (Reparador de Equipamentos Eletrônicos III).

SENAI Serviço Nacional de Aprendizagem Industrial Departamento Regional de São Paulo Av. Paulista, 1313 - Cerqueira Cesar São Paulo - SP CEP 01311- Telefone Telefax SENAI on-line

(0XX11) 3146- (0XX11) 3146- 0800-55- E-mail Home page

senai@sp.senai.br http://www.sp.senai.br

Circuitos biestáveis lógicos

O objetivo que norteou a elaboração do material didático Circuitos biestáveis lógicos foi o de apresentar, de uma forma organizada, clara e objetiva, os aspectos fundamentais da eletrônica.

Esperamos que esse manual sirva como instrumento de apoio ao estudo de uma matéria essencial para os que se iniciam ao campo da eletrônica.

Multivibrador biestável

O multivibrador biestável (flip-flop) é um circuito que possui dois estados estáveis e conta com dois transistores. Esses transistores estão ligados de tal modo que haverá sempre duas situações: um em corte e o outro em saturação. Veja o esquema abaixo.

O biestável RS básico pode ser construído de portas NE e uma de suas características é a realimentação.

As linhas de realimentação (F 1 e F 2 ) fazem com que as saídas Q e Q sejam introduzidas juntamente com as entradas (R e S).

Por isso, o estado que as saídas assumirão vai depender das entradas e das saídas.

P 1 e P 3 são as portas que acionam as células de memória (P 2 e P 4 ). (P 2 e P 4 ) são as portas que retém a informação de um bit.

Observe a seguir a tabela-verdade do biestável RS.

S R Qa Qf (^0 0 0 0 ) (^1 0 0 1 ) (^2 0 1 0 ) (^3 0 1 1 ) (^4 1 0 0 ) (^5 1 0 1 ) (^6 1 1 0 ) (^7 1 1 1 )

Convenção S = set: posicionamento R = reset: reposicionamento Qa = saída atual Qf = saída futura

Observação Quando ambas as saídas Qs são direcionadas para 1, este é um estado “proibido” e uma situação não usada no flip-flop RS.

Resumindo na tabela verdade, teremos:

S R Qf 0 0 1 1

0 1 0 1

Qa 0 1 não permitido

O circuito biestável RS muda de estado no momento em que mudam as variáveis de entrada.

Biestável RS assíncrono: o biestável RS assíncrono é aquele cujas entradas controlam diretamente o estado do próprio biestável; não há, portanto, um dispositivo externo de sincronização (relógio ou “clock”).

Abaixo vê-se o diagrama de blocos e o símbolo lógico do flip-flop RS assíncrono.

Biestável RS síncrono: o biestável RS síncrono possui uma entrada de pulsos de sincronização (relógio ou clock) e uma ou mais entradas de informação. Isto faz com que o estado lógico atue sobre o biestável somente quando a entrada de clock (C) permitir.

Nos biestáveis sincronizados por nível , a entrada C permite que as entradas de informação atuem durante todo o tempo em que o pulso de clock se encontra em um determinado nível ativo.

Nos biestáveis sincronizados por borda , a entrada C permite que as entradas de informação atuem no instante em que o pulso de clock produz uma borda ativa na entrada C.

Quanto ao tipo de disparo, os biestáveis síncronos classificam-se em disparo por nível e disparo por borda.

Os biestáveis síncronos disparados por nível apresentam o seguinte comportamento: quando a entrada de clock atinge o nível ativo, as informações da entrada são transferidas para a saída.

Nível de clock ativo pode ser 1 ou 0. Veja abaixo os respectivos símbolos lógicos.

Observe a seguir as formas de onda típica dos pulsos de clock.

O funcionamento do biestável RS disparado por nível 1 apresenta as seguintes características:

• se o nível de C for 0 e for ativo no nível 1, as saídas permanecem na condição em que se encontravam; nesse caso, a condição de R e S é irrelevante.;
• se o nível de clock for para 1 e for ativo em 1, e se S estiver em 1 e R em 0, então,

Q = 1 e Q = 0;

• se C = 1, S = 0 e R = 1, então teremos Q = 0 e Q = 1;
• se C = 1, S = 1 e R = 0, nesse caso teremos: Q = 1 e Q = 0;
• se C = 0, os dados em R e S serão irrelevantes, pois as saídas não serão alteradas.

Pela tabela-verdade a seguir você pode comprovar o funcionamento do biestável RS disparado por nível 1.

C S R Qf (^) Qf

X X Qa Qa 1 0 1 0 0 1 0 1 1 0 1 0 X X 1 0

Observação No biestável disparado por nível 0, a saída será alterada quando C estiver em nível 0.

Veja a seguir as formas de onda do biestável síncronizado disparado por nível.

Observe a seguir as formas de onda do biestável disparado por borda negativa.

Biestável JK

O biestável JK é um aperfeiçoamento do biestável RS que soluciona o problema da indeterminação das saídas pela extensão das linhas de realimentação até as portas de controle das entradas.

Biestável JK disparado por nível O biestável JK básico é implementado com portas NÃO E.

Observe abaixo os símbolos lógicos do flip-flop JK.

Observe também a tabela-verdade do biestável JK.

Entradas Saídas Entradas Saídas C J K Qa (^) Qa S R Qf^ → (^0 0 0 1 0 0) Qa → 0 0 1 0 0 0 Qa^ →^ 



 Qa

0 1 0 1 0 0 Qa (Qa = 0) 0 1 1 0 0 1 0 →^ 



 0

1 0 1 0 0 0 Qa (Qa = 1)^ 



 1

(^1 1 0 1 1 0) Qa (Qa = 0)

(^1 1 1 0 0 1) Qa (Qa = 1) 



 Qa

tabela-verdade de um biestável RS

Portanto, podemos afirmar:

• as saídas do biestável JK, por ser síncrono, só serão alteradas quando o clock for ativo;
• quando o clock for ativo - e sendo um biestável disparado por nível - alterando-se as entradas J e K, alteram-se também as saídas Q e Q ;

Biestável JK disparado por borda Esse tipo de biestável evita que, quando a entrada de clock está em nível ativo, as mudanças nas entradas J e K alterem as saídas Q e Q.

A função do biestável mestre é receber as entradas de informação; sua saída conecta- se à entrada do biestável escravo cuja saída constitui a saída do flip-flop biestável JK mestre-escravo.

A entrada C de ambos os biestáveis são mutuamente inversas.

Veja abaixo a tabela-verdade do circuito JK mestre-escravo.

C J k Qf 0 0 1 1

Qa 0 1 Q a

Biestável JK mestre-escravo com retenção de dados (“data lockout”) este tipo de biestável é um aperfeiçoamento do biestável JK mestre-escravo ativado por nível, pois permite, mesmo que haja ruído, prever a saída nas entradas JK. Isto é possível porque as informações da entrada para a saída do biestável mestre podem ser transferidas imediatamente após a atuação do clock (cerca de 30ns).

Observe abaixo a tabela-verdade do flip-flop com “data lockout” ativado por nível.

J k Qf 0 0 Qa 0 1 0 1 0 1 1 1 Qa

Biestável JK mestre-escravo disparado por borda: construído por biestáveis JK disparados por borda, resolve o problema da velocidade de mudança dos sinais de entrada.

Dependendo do clock de transição, são classificados em biestável JK mestre-escravo disparado por borda positiva e por borda negativa.

O biestável JK mestre-escravo disparado por borda positiva opera com transição do clock de 0 para 1.

Veja abaixo o símbolo lógico do biestável JK mestre-escravo disparado por borda positiva.

Veja agora o seu diagrama de blocos.

O biestável JK mestre-escravo disparado por borda negativa opera com a transição do clock de 1 para 0.

Veja abaixo o símbolo lógico do biestável JK mestre-escravo disparado por borda negativa.

Abaixo o símbolo lógico do biestável tipo T.

Observe abaixo a tabela-verdade do circuito.

T Qa Qf 0 0 1 1

Biestável tipo D O biestável tipo D sincronizado por nível transfere o dado de entrada para a saída a partir do clock ativo.

Veja abaixo símbolo lógico do biestável tipo D.

A tabela-verdade desse circuito é a seguinte:

D Qa Qf 0 0 0 1 0 1 0 1 0 1 1 1

No biestável tipo D, a saída Q assume o estado da entrada a partir de um pulso de clock.

Entradas diretas de biestáveis As entradas “preset” e “clear” de um biestável permitem estabelecer o posicionamento inicial do estado de suas saídas.

Veja abaixo os símbolos lógicos do biestável com preset (PR) e clear (CLR).

Observe a seguir o diagrama de blocos do biestável com preset e clear.

Abaixo é mostrada a tabela-verdade do biestável com entradas preset e clear.

PR CLR Q Q 0 0 Não Permitido 0 1 1 0 1 0 0 1

1 1 Q Q